1. | ![]() |
강의 소개 | 컴퓨터구조 복습(ISA란?) | ![]() |
2. | ![]() |
8-bit Toy Processor 설계하기 | 1. Single Cycle Execution 설계 복습 2. Multiple clock cycle 설계 복습 |
![]() |
3. | ![]() |
Verilog 기초설계 (1) | – module, hierarchical design | ![]() |
4. | ![]() |
Verilog 기초설계 (2) | – gate level, dataflow design, | ![]() |
5. | ![]() |
Verilog 기초설계 (3) | – behavioral design | ![]() |
6. | ![]() |
Verilog 기초설계 (4) | – FSM design | ![]() |
7. | ![]() |
Verilog 고급 주제 | 1. 조합회로 설계 및 Verilog표현 2. 레지스터 설계 및 Verilog 표현 |
![]() |
8. | ![]() |
myRISC 설계 (1) | – ISA 정의 및 기본 데이터경로 | ![]() |
9. | ![]() |
myRISC 설계 (2) | – pipeline & Control Hazard 처리 | ![]() |
10. | ![]() |
myRISC 설계 (1) | – data Hazrad 처리 | ![]() |
11. | ![]() |
myRISC 설계 (2) | – FPGA 보드 구현 | ![]() |